未來的光刻機:6.7nm波長不太可能 0.75 NA有機會


英特爾已經完成第一臺高數值孔徑(HighNA)極紫外光刻掃描儀的組裝,英特爾院士MarkPhillips(馬克·菲利普斯)討論進展和前景。TwinscanEXE:5000的供應商ASMLHoldingNV(荷蘭Veldhoven)必須完成掃描儀的集成和校準,該掃描儀位於俄勒岡州希爾斯伯勒的英特爾研發基地D1X。

英特爾院士兼英特爾代工廠邏輯技術開發光刻、硬件和解決方案總監 Mark Phillips 表示,英特爾將於 2024 年晚些時候開始該機器的開發工作。

英特爾預計將使用 0.33NA EUV 和 0.55NA EUV 以及其他光刻工藝來開發和制造先進芯片,從 2025 年英特爾 18A 的產品驗證點開始。根據顯示的材料,這將在 2026 年轉移到英特爾的 14A 工藝。

菲利普斯在與記者討論高數值孔徑 EUV 的電話會議上發表講話。高數值孔徑 EUV 預計能夠打印比現有 EUV 工具小 1.7 倍的特征。這將實現 2D 特征縮放,從而使密度提高 2.9 倍。與 0.33NA EUV 相比,High NA EUV(或 0.55NA EUV)可以為類似特征提供更高的成像對比度,從而減少每次曝光的光量,從而減少打印每層所需的時間並增加晶圓產量。

菲利普斯表示,他預計高數值孔徑能夠解決低至 1 埃及以下基本上是單原子尺寸的尖端芯片制造問題。

“它[高數值孔徑]將持續幾代。節點的數量部分取決於您如何定義節點。我預計至少有三代的High NA。” Phillips 表示,他預計短期內不會將 EUV 波長從目前的 13.5nm 縮短為光刻技術的前進方向。

“轉向 6.7nm 波長會帶來很多其他問題,”菲利普斯說。他說,光學要求“爆炸”,意味著它們占用更多的空間。“下一個討論可能是關於超 NA,”菲利普斯說,他表示 NA 達到 0.75 存在一定的可能性。“NA 為 0.75 的半場工具可以在很大程度上利用迄今為止開發的技術並在類似的系統尺寸下完成。”

然而,半場尺寸(half-field size)也表明高數值孔徑 EUVL 的問題之一,這可能會影響小芯片組件封裝的采用。

隨著高數值孔徑光學器件的實施,由於使用變形透鏡陣列,標線的最大視場尺寸減小。具體來說,標準掩模版限制從傳統 EUVL 的 26mm x 33mm 減半至 26mm x 13.5mm。這種減少是高數值孔徑 EUV 光刻分辨率能力提高的結果。

利普斯被問及縮小掩模版尺寸是否意味著更小的芯片。

菲利普斯說:“分解、更小的芯片和小芯片是一種方法。但一些客戶仍然需要更大的芯片,因此我們將提供“縫合”功能。目前對於設計師來說還不是完全透明的。”菲利普斯補充說,英特爾正在與 EDA 公司合作,嘗試使其更容易實施。

他補充說,重要的是能夠將設計元素縫合在一起以創建單個模具,以獲得昂貴工具的最大利用率。

據稱,High NA EUV曝光機的價格約為3.8億美元,是上一代低NA EUV曝光機約1.8億美元的兩倍多。


相關推薦

2022-09-27

希望到2025年,其年出貨量能達到約600臺DUV(深紫外光)光刻機以及90臺EUV(極紫外光)光刻機。由於持續的芯片短缺,交付問題每天都在發生,而且ASML還遇到柏林工廠火災這樣的意外。日前,ASML的首席技術官Martin van den Brink接

2023-05-08

退出。這是尼康和ASML對決的選擇,尼康試圖直接跨越到未來技術擊敗ASML,但可惜這個決戰應該發生在2020年而不是2005年,尼康沒有選錯技術但是選錯時間。尼康最重要的技術盟友IBM在2001年也分心加入EUV聯盟。0.00005nm IPL: 英飛凌

2023-03-30

始下雪。”Vivek Singh如是說道。再者,現在的計算能力在未來很可能不夠。所以,在半導體制造中的超大型工作負載所需的計算時間成本,已經使得摩爾定律不再具有經濟性。計算光刻這一步驟也成為將新的納米技術節點和計算

2023-12-02

L咬牙花10億歐元買下蔡司半導體部1/4的股份,再加上承諾未來6年給半導體部撥款7.6億歐元。八、High-NA EUV系統已經是ASML能看到的一條絕路。問題是,周圍小夥伴們卻認為那也許是一條死路。臺積電和英特爾都對手裡的ASML股票做

2022-09-28

3.4億美元,約合25億。但High NA EUV的最終價格還不確定,未來可能達到4億美元,超過28億人民幣。High NA EUV光刻機不僅是本身昂貴,使用成本也越來越高,因為功耗還會繼續漲,ASML最近證實High NA EUV光刻機會額外消耗0.5WM功耗,加

2024-02-18

行大量投資,因此采用起來並不容易。然而,High-NA EUV是未來,在我們看到有多少芯片制造商將這些設備投入生產以及何時投入生產之前,大規模部署它在經濟上是否可行的問題不會得到明確的答案。

2024-02-17

外光刻機,將用於2nm工藝以下芯片的制造,臺積電、三星未來也會陸續接收,可直達1nm工藝左右。那麼之後呢?消息稱,ASML正在研究下一代HyperNA(超級NA)光刻機,繼續延續摩爾定律。ASML第一代Low NA EUV光刻機隻有0.33 NA(孔徑數值)

2023-06-18

是趕不上的,最快也要到1.4nm工藝才能用上NA=0.55光刻機,未來生產1nm工藝則是不可少的設備。伴隨技術提升的還有售價,由於更加復雜、精密,NA=0.55的EUV光刻機價格大幅上漲,具體多少不確定,此前消息稱不低於4億美元,人民

2023-03-06

h NA EUV 光刻技術的盡可能快的行業引入和提升。那麼,在未來兩到五年內,還有哪些其他發展會影響圖案化領域?在imec看來,除 EUVL 的創新之外,越來越多地使用三維的邏輯和存儲器新設備概念的興起也帶來獨特的圖案化機會

2022-08-10

想要超越,必須要靠下一代高NA EUV光刻機。他督促ASML在未來3年內,全力投產高NA光刻機。所謂高NA也就是光刻機的透鏡和反射鏡數值孔徑達到0.55,進而增加光刻分辨率,以便制備更精密的為電路圖像。當前的EUV光刻機均停留在0

2022-06-27

代EUV光刻機,意味著現在“2nm技術戰”已經打響。“到瞭未來的技術節點,間距微縮將減緩,矽晶體管似乎隻能安全地微縮至2nm,而在那之後,我們可能就會開始使用石墨烯。”芯片制造的核心軟件EDA巨頭新思科技(Synopsys)研

2022-06-27

,而DRAM 目前的EUV層使用量約為 5 層。Mike Lercel還談到瞭未來 DRAM 曝光的展望,他指出,不就之後DRAM上有大約會有 8 個關鍵層,最終其中一些層可能需要多重圖案化,使每個晶圓的 EUV 曝光達到 10 層。從報道中可以看到,新型號

2024-03-18

於之前的TwinscanNXE:3600D,性能有進一步的提高,可以支持未來幾年3nm及2nm芯片的制造。在ASML看來,Twinscan NXE:3800E代表Low-NA EUV光刻技術在性能(每小時處理的晶圓數量)和精度方面的又一次飛躍。新的光刻設備可實現每小時處理19

2022-06-28

對於芯片廠商而言,光刻機顯得至關重要,而ASML也在積極佈局新的技術。據外媒報道稱,截至2022年第一季度,ASML已出貨136個EUV系統,約曝光7000萬個晶圓已曝光。按照官方的說法,新型號的EUV光刻機系統NXE:3600D將能達到93%的可