功耗降低34% 三星發佈第二代3nm工藝：4年後直奔1.4nm

轉向 3nm 工藝使工程師能夠降低芯片和計算系統的成本和功耗，同時保持信號完整性和性能。3nm，臺積電的新裡程碑據臺積電介紹，公司的3奈米（N3）制程技術將是5奈米（N5）制程技術之後的另一個全世代制程，在N3制程技術推

包括數據中心產品。與它的前身 SF4 相比，SF3 承諾在相同功耗和晶體管數量下性能提升 22%，或在相同頻率和復雜度下功耗降低 34%，邏輯面積減少 21%。總體而言，三星對這項技術寄予厚望，因為這一代 3nm 級技術有望與臺積電的

率達到3.4GHz，同時也有說法稱會高達3.7GHz，可能是又一個三星特供版，用於Galaxy S24系列。大中小核心的具體架構不詳，隻知道分別屬於A7xx、A7xx、A5xx系列。同時，Adobe 750 GPU的頻率已確定為900MHz，同樣不低。看起來，高通對自己

藝實際上分為兩代，目前量產的是3nmGAE工藝，夠降低45%的功耗，減少16%的面積，並同時提升23%的性能。第二代的3nm GAP工藝可以降低50%的功耗，提升30%的性能，同時面積減少35%，效果更好，不過要到2024年才能量產，還有2年時間。

工藝的芯片密度高出1.3倍，邏輯門密度增加1.6倍，在相同功耗下速度提升15-20%，或在相同速度下功耗降低30-35%。3nm系列的創新主要在於其使用FINFLEX技術，可以在提升密度的情況下維持速度和功耗的平衡。相關邏輯測試芯片及3nm 2

。根據三星的信息，目前量產的是3nmGAE工藝，夠降低45%的功耗，減少16%的面積，並同時提升23%的性能。第二代的3nm GAP工藝可以降低50%的功耗，提升30%的性能，同時面積減少35%，效果更好，預計2024年才能量產。此前消息，除三星

“與5納米（nm）工藝相比，第一代3納米（nm）工藝可以使功耗降低45%，性能提升23%，芯片面積減少16%”。芯片面積隻減少16%顯然不是一個晶體管密度翻倍的數據。這樣“有提升就可以按下一代工藝命名”的方式使得不同廠商之間

前的FinFET架構，采用新的GAA晶體管架構，大幅改善芯片的功耗表現。與5nm相比，新開發的3nm GAE工藝能夠降低45%的功耗，減少16%的面積，並同時提升23%的性能。第二代的3nm GAP工藝可以降低50%的功耗，提升30%的性能，同時面積減少3

3nm 工藝上對芯片進行測試，這使得新的 SoC 可以在相同功耗水平下以更高的時鐘速度運行。如果我們聽說 Exynos 2500 采用三星先進的"扇出晶圓級封裝"（FOWLP）技術就不會感到驚訝，因為 Exynos 2400 也采用同樣的技術。FOWLP

，三星3nm GAA技術的邏輯面積效率提高45%、性能提升35%、功耗降低50%。如果從紙面參數上看，三星3nm確實要強於臺積電的3nm，但實際表現如何暫時還未知，希望2015年的情況不會再重演。（圖源：wccftech）經歷前幾年的連續失利，

在紙面參數上，可謂是實現瞭質的飛躍——性能猛提30%，功耗猛降50%，面積也減少瞭35%。來源：新智元中間三位大咖抱的可不是普通的“盤子”，而是剛從三星華城電子園區生產線上拿下來的3納米晶圓。再看看周圍的其他團隊

公司 5nm 工藝相比，第二代 3nm GAA 仍有望降低多達 50% 的功耗、提升 30% 性能、以及減少 35% 的芯片面積占用。受此利好影響，高通或與三星重新就 3nm GAA 芯片代工業務建立合作夥伴關系 —— 但前提是臺積電這邊的 3nm 工藝遇到良

相比，優化後的3nm工藝可在收縮16%面積的同時，降低45%的功耗並提升23%的性能。（來自：Samsung Newsroom）據悉，為突破鰭式場效應晶體管（FinFET）的性能限制，三星選擇瞭多橋通道 FET（簡稱 MBCEFT）技術來制造首批 GAA 晶體管芯片

官方數據，與5nm相比，新開發的3nm GAE工藝能夠降低45%的功耗，減少16%的面積，並同時提升23%的性能。第二代的3nm GAP工藝可以降低50%的功耗，提升30%的性能，同時面積減少35%，效果更好。三星搶先量產3nm工藝，奪得頭彩，然而這