英特爾似乎找到一個不錯的方法，並且有效地控制L2延遲的增長。由ChipsandCheese周二分享的一份報告可知——英特爾13代酷睿RaptorLake-S中較大的L2緩存、並未造成延遲的相應增長。
P 核緩存與內存延遲（圖自：Chips and Cheese）
據悉，12 代 Alder Lake-S 為“Golden Cove”高性能大核（P-Core）配備 1.25 MB 的 L2 緩存，而 13 代中的八個“Raptor Cove”提升到 2MB（+60%）。
另一方面，集群中四個 Gracemont 小核（E-Core）之間共享 L2 緩存，也從 2MB 翻番到 4MB 。
較大的緩存對性能有直接影響，因為有更多數據可以貼近 CPU 內核，以減少其對系統主內存（RAM）的“繞遠路”存取操作。
但是通常情況下，更大的高速緩存不僅需要占據更大的芯片面積、晶體管數量、以及功耗 / 發熱，還會對延遲造成一定的拖累。
P 核緩存與內存帶寬
即使 L2 高速緩存已較 L3 Cache 快一個數量級，而 L3 又較系統 DRAM 快得多，Chips and Cheese 還是深入調查以往 Intel 客戶端處理器的 L2 緩存延遲變化。
總體上來看，隨著 L2 緩存大小的增長、延遲也會迎來代際增加，上一代的 Alder Lake CPU 亦是如此。
E 核緩存與內存延遲
有趣的是，這種趨勢在 13 代 Raptor Lake 上得到有效的抑制。報告指出，Skylake（Comet Lake）處理器內核的四路關聯 256KB 專用 L2 緩存的延遲為 12 個周期。
到 Sunny Cove 和 Cypress Cove 的時候，其延遲隨著 L2 增長到 512KB 而增加到 13 個周期。
E 核緩存與內存帶寬
Willow Cove / Golden Cove（即 11 代 Tiger Lake / 12 代 Alder Lake）延續這一趨勢，兩者分別使用 20 / 10 路關聯緩存，其延遲從 13 個周期增加到 14 個周期。
最後，即將推出的 13 代 Raptor Lake 為 P 核配備 2MB 的 16路關聯 L2 緩存，但其延遲被控制在 15 個周期以內。
這意味著 Raptor Lake 或大幅修改性能管理與緩存設計，以達成如此驚艷的延遲控制目標 —— 即便它采用與 Alder Lake 相同的 10nm 增強型 SuperFin（Intel 7）工藝節點制造。